Design Verification Engineer

Broadcom-ը փնտրում է Design Verification Engineer՝ միանալու իր ASIC Products Division-ին, որը կենտրոնացած է բարդ թվային և խառը ազդանշանային IP բլոկների մոդելավորման և վավերացման վրա։ Պաշտոնը ներառում է վավերացման պլանների սահմանում, թեստային դեպքերի մշակում և ծածկույթի վերլուծություն և սխալների շտկում։ Ինժեներն աշխատելու է էմուլյացիայի և FPGA պրոտոտիպավորման հարթակների հետ և պատասխանատու կլինի առաջադեմ վավերացման մեթոդաբանությունների ընդունման համար։ Հիմնական պահանջն է ունենալ առնվազն 12 տարվա փորձ բարդ սխեմաների վավերացման ոլորտում, ներառյալ թվային և խառը ազդանշանային դիզայնները։ Պահանջվում է SystemVerilog և UVM լեզուների լավ իմացություն, ինչպես նաև վավերացման կոմպոնենտների՝ օրինակ՝ UVM գործակալների և ստուգիչների ստեղծման կարողություն։ Պաշտոնը պահանջում է նաև ծածկույթի նպատակների հասնելու հմտություններ տարբեր թեստավորման մեթոդներով և սիմուլյացիոն ձախողումների վերլուծություն ինչպես RTL, այնպես էլ դարպասային մակարդակներում։ Այս դիրքը հարմար է փորձառու ինժեներների համար, ովքեր կարող են սերտ համագործակցել դիզայնի թիմերի և EDA վաճառողների հետ՝ վավերացման նպատակներին հասնելու համար։ Տեղակայման վայրն ու աշխատանքի տեսակը չեն նշված։